مقدمه

در قسمت اول این آموزش به معرفی بال ADC و روش های پیاده سازی آن روی FPGA پرداختیم. در این قسمت می خواهیم با استفاده از واسط SPI که خودمون طراحی کردیم با تراشه ADC128S102 ارتباط برقرار کنیم و نمونه داده های دیجیتال شده کانال های مختلف این تراشه را داخل FPGA خوانده  و در این پروژه داده ها را به صورت یک PLOT در متلب نشان دهیم.

در شکل زیر بلوک دیاگرام کلی این پروژه را مشاهده می کنید. طراحی انجام شده به صورت HDL  کامل و به زبان Verilog نوشته شده است و سورس آن و پروژه قابل اجرا روی برد پازج به همراه بال   ADC را می توانید در انتهای این آموزش دانلود کنید.

در ادامه به بررسی هریک از این واحد ها می پردازیم.

واحد کلاک و ریست

این بلوک وظیفه دارد کلاک ورودی برد پازج که برابر ۲۴ MHZ هست را به ۱  MHzو ۴۰ MHZ  و ۲۴ MHZ تبدیل کند تا سایر بخش های مدار از آن استفاده کنند. طبق دیاتشیت تراشهADC128S102، می توان حداکثر کلاک پایه  SCKواحد  SPI برابر ۱۶ MHZ   باشد  ولی  در این طراحی ما کلاک سیستم را برابر ۱ MHz در نظر گرفته ایم.

واحد  SPI

در این طراحی واحد SPI به طور پیوسته درحال خواندن ADC می باشد و کانال مورد نظر برای دریافت را از طریق ورودی ADC Channel  انتخاب می کند. ما در این پروژه کانال را به طور دستی کانال شماره ۰ قرار داده ایم.

در تنظیمات این بلوک پارامتری به اسم CLK_DIV وجود دارد  که  در واقع نشان می دهد  کلاک  SPI چه تقسیمی از کلاک سیستم باشد. حداقل مقدار این پارامتر برابر ۲  است و با توجه به کلاک ۱KHZ  طراحی ما ، کلاک SPI برابر ۰.۵KHZ  خواهد شد و با توجه به طول ۱۲ بیتی ارتباط SPI حداکثر نرخ نمونه برداری در این طراحی برابر ۵۱۲Hz/12= 42.66Hz خواهد بود.

اگر بخواهیم حداکثر نرخ نمونه برداری را داشته باشیم بنابراین کلاک SPI باید برابر ۱۶MHz  باشد و با توجه به این که حداقل کلاک سیستم باید ۲ برابر کلاک SPI باشد بنابراین اگر کلاک سیستم برابر ۳۲MHZ  باشد و مقسم کلاک برابر ۲ باشد حداکثر نرخ نمونه برداری را خواهیم داشت که برابر ۱MSPS خواهد بود.

خروجی واحد SPI به صورت یک داده ۱۶ بیتی است که با توجه به اینکه تراشه ADC128S102 نمونه های آن ۱۲ بیتی می باشد تنها ۱۲ بیت از ۱۶ بیت خورجی SPI  مورد نظر است.

این واحد دارای سیگنال start است که در این طراحی به مقدار منطقی ۱ وصل شده و بنابراین همیشه این واحد فعال میباشد.

سیگنال busy هم نشان می دهد که واحد SPI در حین ارسال می باشد و سیگنال  new_data  نشان می دهد که ارسال به اتمام رسیده و داده ی جدیدی دریافت شده است.

ورودی data_in در واقع برای مشخص کردن داده ارسالی به بال  ADC می باشد و با توجه به دیتاشیت تراشه ADC128S102 برای تعیین کانال تنها ۳ بیت از ۱۶ بیت ارسالی قابل استفاده است که این ۳ بیت مشخص کننده کانال هست که قصد داریم از آن مقدار آنالوگ را بخوانیم. برای مشخص کردن کانال در کد برنامه به صورت زیر عمل می کنیم.

.data_in({2’b00, ~channel_address, 11’b00000000000})

واحد ارسال سریال

به منظور ارسال اطلاعات دریافت شده از ماژول ADC  از طریق FPGA به سمت نرم افزار MATLAB از پروتکل ارتباط سریال UART استفاده شده است.

این پروتکل که در سایت پازج کدهای آماده ی آن موجود می باشد، به صورت دستی قابل تنطیم می باشد. به طوری که کافیست مقدار BAUDRATE را تنها با تغییر یک پارامتر تغییر داد.

در این ماژول فرکانس لازم MHZ40  می باشد و با توجه به این که فرکانس برد پازج ۲۴ MHZ  می باشد به کمک DCM CORE این فرکانس را ساخته و در اختیار  UART قرار می دهیم.

با توجه به پروتکل UART درمیابیم که سیگنال ورودی این ماژول سیگنالی ۸ بیتی می باشد ولی خروجی ADC 12 بیتی است. بنابراین مجبوریم هر دیتا را به صورت دو دیتا ۸ بیتی تفکیک کنیم. البته باید توجه داشت که دیتای خروجی ADC، دوازده بیتی می باشد پس ۸ بیت دوم سیگنال ۴ بیت پر ارزش صفر دارد.

پس از این که دیتا ۸ بیتی دریافت شد ماژول UART شروع به ارسال دیتا به صورت سریال می کند. دیتا در این پروژه با BAUDRATE با انداره ی ۱۱۵۲۰۰ ارسال خواهد شد. این مقدار با توجه به محاسبات مناسب برای دریافت و ارسال انتخب شده است. با توجه به اینکه در این پروژه مقدار CLK_DIV  برابر ۲ میباشد فرکانس SPI  برابر ۵۰۰ HZ خواهد شد. این مقدار مبین این است که نرخ نمونه برداری SPI 42.6=12/512 SPS است.

باید به این نکته توجه کرد که فرکانس UART 115200 می باشد، پس سرعت ارسال آن ۷.۲=۱۱۵۲۰۰KSPS/16 خواهد بود که این نرخ از نرخ SPI کمتر خواهد بود.

با توجه به آن چه تا به حال گفته شد، هر سمپل خروجی SPI 16 بیت و هر سمپل UART 8 بیت است. پس لازم است برای جلوگیری از اختلال در دریافت از سینک ورد استفاده می کنیم. به این صورت که هر ۱۲ بیت را به ۲ داده ۶ بیتی تقسیم می کنیم وهر ۶ بیت به همراه دو بیت پرارزش صفر یا یک فرستاده می شود. هر ۴ دیتای ۶ بیتی به همراه ۲ بیت سینک ورد تشکیل یک پکت ۲۴ بیتی می دهند که به صورت ۸ بیتی ارسال می شوند.

عملیات تفکیک و جداسازی داده ها در متلب انجام می شود و سپس هر دو ۶ بیت پشت سر هم که به درستی دریافت می شوند دوباره به صورت دیتا ۱۲ بیتی درمی آیند و ذخیره می شوند. 

 

واحد MATLAB

ابتدا لازم است که تنظیمات متلب را برای دریافت سریال داده ها به صورت دستی تنظیم کنیم.

BAUDRATE را ۱۱۵۲۰۰   ،  PARITY:NONE  ،  DATABITS:8  ،  STOPBIT:  ،  TIMEOUT:10   .

اما دریافت دیتا:

متلب توان دریافت سریال داده ها را دارد. با استفاده از دستور fopen+fread متلب یک سمبل ۸ بیتی را در اختیار ما قرار

میدهد.

packet_in1=fread(s,1,’char’); %read 1 byte to a, make sure that the input buffer size is > the no of bytes you read.

باید توجه داشت یک سمبل کامل که از ماژول  ADC دریافت شد ۱۲ بیتی است. پس برای استخراج کامل آن باید دو سمبل ۸ بیتی را کنار هم قرار داد. این عمل در نرم افزار متلب با تبدیل دیتاهای ۸ بیتی به دیتای Bitstream  انجام میشود. متلب به راحتی می تواند دو دیتای ۸ بیتی را به هم وصل کند.

پس از دریافت کامل پکت ۲۴بیتی دو دیتای ۱۲ بیتی را استخراج کرده و هر سمبل کامل را در یک آرایه نگهداری میکنیم.

                               x=data1*6

                    y=data2-128

                    w=data3-128

                    z=w*64

  t=data4-128

data(i)=x+y

i=i+1

data(i)=z+t

i=i+1

پس از پر شدن آرایه با دستورPLOT با توجه به تعداد سمبل دریافتی نمودار سیگنال اولیه نمایش داده می شود.

axis([0 10 0 5000])

plot(data)

فیلم پروژه و فایل source پروژه برای آموزش پیوست شده است:

دانلود سورس پروژه